Senior Entwicklungsingenieur FPGA / VHDL (w/m/d) | Xilinx Vivado
Deutschland, Baden-württemberg, Ulm
Fulltime: 35 hrs a week
Experience: 2-4 Years
Education Level: Academic Bachelor
Shipbuilding
Deutschland, Baden-württemberg, Ulm
Fulltime: 35 hrs a week
Experience: 2-4 Years
Education Level: Academic Bachelor
Shipbuilding
Für ein anspruchsvolles Entwicklungsprojekt im High-Tech-Umfeld suchen wir einen Senior Entwicklungsingenieur FPGA / VHDL (w/m/d). In dieser Rolle gestalten Sie die Firmwareentwicklung für komplexe Embedded- und FPGA-Systeme und begleiten den gesamten Entwicklungsprozess von der Architektur über die Implementierung bis zur Verifikation und Integration.
Erfolgreich abgeschlossenes Studium der Informatik, Elektrotechnik, Luft- und Raumfahrttechnik oder einer vergleichbaren Fachrichtung
Fundierte Erfahrung mit der Xilinx-Toolchain, insbesondere Vivado
Verhandlungssichere Deutsch- und Englischkenntnisse (C1)
Haustarifvertrag mit ver.di
Unbefristete Festanstellung
30 Tage Urlaub + Sonderurlaubstage
Betriebliche Altersvorsorge
Bezuschussung des Jobtickets
Arbeit in einem technologisch führenden High-Tech‑Unternehmen mit sehr guter Auftragslage
Perspektive auf Übernahme nach der Arbeitnehmerüberlassung
Closing: 30 August 2026
![your-application-process[1]](/_next/image?url=https%3A%2F%2Fedge.sitecorecloud.io%2Fbrunelinterddf0-bruneldigit4055-production-3558%2Fmedia%2FBrunel-img%2FChina-website-images%2FHeader-images%2Fyour-application-process.png%3Fmw%3D1080&w=3840&q=75)
Application process & contact
Project discussion with our customer
The decision
Introductory conversation with Brunel
Welcome to Brunel